Схемы с мгновенными обратными связями позволяют реализовать память без использования абстрактного элемента задержки как готового примитива. В такой схеме выходы логических элементов возвращаются на их входы внутри одной логической структуры, поэтому возникает состояние, которое поддерживается самой обратной
В кафедральной конструкции сначала строится управляемая ячейка памяти, а затем из двух таких ячеек и тактового сигнала получается элемент единичной задержки. Тем самым схемы с мгновенными обратными связями связывают комбинационные элементы \(\wedge,\vee,\neg\) с аппаратной реализацией автоматной памяти.
Что важно запомнить
- Мгновенная обратная связь образует логический цикл без отдельного элемента единичной задержки.
- Ячейка памяти должна уметь записать новый бит по разрешению и сохранять прежний бит, когда запись запрещена.
- Типовое уравнение памяти имеет вид \(q(t+1)=x(t)c(t)\vee\neg c(t)\,q(t)\): при \(c=1\) записывается \(x\), при \(c=0\) состояние сохраняется.
- Две ячейки, управляемые противоположными фазами тактового сигнала, образуют одноступенчатую задержку.
- Такая реализация показывает, что элемент задержки можно синтезировать из обычных логических элементов и обратных
Зачем нужна мгновенная обратная связь
Обычная СФЭ ациклична, поэтому её вершины можно вычислять в топологическом порядке. Для автоматной схемы требуется хранить состояние между тактами. Абстрактно эту роль выполняет элемент единичной задержки. Следующий шаг курса — показать, как такой элемент памяти можно получить из обычных логических элементов, если разрешить обратные
Ячейка памяти
Пусть \(x(t)\) — информационный вход, \(c(t)\) — разрешение записи, а \(q(t)\) — хранимый бит. Удобная логическая модель ячейки задаётся уравнением
\(q(t+1)=x(t)c(t)\vee\neg c(t)\,q(t).\)
При \(c(t)=1\) новое состояние становится равным \(x(t)\). При \(c(t)=0\) первый член исчезает, второй равен \(q(t)\), и ячейка сохраняет прежнее состояние. Именно член с \(q(t)\) реализуется посредством обратной связи.
Переход к единичной задержке
Одна управляемая ячейка прозрачна во время разрешённой фазы записи, поэтому для устойчивого переноса значения между дискретными тактами используют две ячейки памяти, включённые последовательно и открываемые противоположными фазами тактового сигнала. Пока первая принимает новое значение, вторая сохраняет старое. Затем роли меняются. На выходе второй ячейки появляется значение предыдущего такта, то есть реализуется единичная
Граница логической модели
В абстрактной модели курса обратная связь используется прежде всего для реализации устойчивого хранения состояния и построения элемента задержки. Физические вопросы генерации такта, колебаний и конечных задержек распространения требуют отдельной временной модели электронной схемы и не нужны для определения логической функции памяти. Поэтому при ответе важно не переносить свойства физического генератора непосредственно в идеализированную булеву модель.
Пример простыми словами
Если \(c=0\), уравнение памяти даёт \(q(t+1)=q(t)\): записанный бит удерживается. Если \(c=1\), получаем \(q(t+1)=x(t)\): ячейка принимает новое значение. Две такие ячейки с противоположными фазами управления позволяют на выходе получить значение \(x\) ровно на один такт позже.
Частые ошибки
- Путать мгновенную обратную связь с уже готовым элементом задержки. Здесь задержку, наоборот, нужно построить из логических элементов и обратных связей.
- Считать, что любая логическая петля автоматически является корректной памятью. Нужна структура с определёнными режимами записи и хранения.
- Открывать две последовательно соединённые ячейки памяти одновременно. Тогда значение может пройти обе ступени за одну фазу и требуемая единичная задержка исчезнет.
